Инженер-верификатор аналого-цифровых СБИС
Опыт 1-3 года
Проводить функциональную верификацию в смешанном моделировании разрабатываемых проектов в САПР Cadence. Разрабатывать на SystemVerilog тестовые окружения. Разрабатывать RNM модели на...
Инженера–верификатора аналого-цифровых схем с опытом работы в САПР Cadence или аналогичных программах. Высшее техническое образование. Знание языка Verilog...